Notice
Recent Posts
Recent Comments
Link
| 일 | 월 | 화 | 수 | 목 | 금 | 토 |
|---|---|---|---|---|---|---|
| 1 | ||||||
| 2 | 3 | 4 | 5 | 6 | 7 | 8 |
| 9 | 10 | 11 | 12 | 13 | 14 | 15 |
| 16 | 17 | 18 | 19 | 20 | 21 | 22 |
| 23 | 24 | 25 | 26 | 27 | 28 |
Tags
- DS
- Class
- php
- python
- computer
- architecture
- DB
- XML
- control
- DATAPATH
- system
- instruction
- javascript
- CSS
- Java
- function
- Linux
- MacOS
- Algorithm
- while
- github
- MIPS
- html
- web
- Pipelining
- mysql
- react
- DoM
- data structure
- for
Archives
- Today
- Total
YYYEJI
[MIPS] Pipelining Control Signal 본문
728x90
Pipelining 5 Step
| IF | ID | EX | MEM | WB |
Pipelining에서는 control signal을 ID step에서 모두 발생시킵니다.
각각의 Step에서 쓰이는 control signal들만 쓰이고, 안 쓰인 control signal은 forwarding 시킵니다.
IF - Instruction fetch
ID - Instruction decode
EX - Exectue
MEM - Memory access
WB - Write back
◡̈
'Computer architectures' 카테고리의 다른 글
| [MIPS] Performance (0) | 2022.11.28 |
|---|---|
| [MIPS] Pipelining Hazard (0) | 2022.11.28 |
| [MIPS] Corrected Datapath란? (0) | 2022.11.27 |
| [MIPS] beq Datapath (Pipelining) (0) | 2022.11.27 |
| [MIPS] sw Datapath (Pipelining) (0) | 2022.11.27 |
'Computer architectures' Related Articles
more
