Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | ||||
4 | 5 | 6 | 7 | 8 | 9 | 10 |
11 | 12 | 13 | 14 | 15 | 16 | 17 |
18 | 19 | 20 | 21 | 22 | 23 | 24 |
25 | 26 | 27 | 28 | 29 | 30 | 31 |
Tags
- javascript
- while
- XML
- instruction
- MIPS
- MacOS
- html
- github
- computer
- Algorithm
- for
- DoM
- DATAPATH
- system
- data structure
- DB
- Java
- DS
- function
- control
- mysql
- CSS
- php
- Class
- Pipelining
- python
- react
- architecture
- Linux
- web
Archives
- Today
- Total
YYYEJI
[MIPS] Cache miss가 일어났을 때 replace되는 block 본문
728x90
cache에서 miss가 일어났을 때 어떤 값이 새로운 data로 변경되어야 되는지에 대한 이론입니다.
① Random
랜덤으로 값을 replace 합니다.
② FIFO
가장 먼저 들어온 data가 replace 됩니다.
problem - 가장 먼저 들어왔지만 자주 사용되는 data일수도 있음.
③ LRU(Least Recently Used)
가장 최근에 사용되지 않은 data가 replace 됩니다.
(자주 사용되는 이론입니다.)
④ LFU(Least Frequently Used)
가장 reference가 적은 data가 replace됩니다.
problem - 늦게 들어와서 reference 횟수가 적은 것일수도 있음
◡̈
'Computer architectures' 카테고리의 다른 글
[MIPS] I/O device (0) | 2022.12.23 |
---|---|
[MIPS] Virtual memory (0) | 2022.12.23 |
[MIPS] Interleaved Memory (Bus Bandwidth) (0) | 2022.12.17 |
[MIPS] Write through vs Write back (0) | 2022.12.17 |
[MIPS] Cache Read Miss (0) | 2022.12.17 |