Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | ||||||
2 | 3 | 4 | 5 | 6 | 7 | 8 |
9 | 10 | 11 | 12 | 13 | 14 | 15 |
16 | 17 | 18 | 19 | 20 | 21 | 22 |
23 | 24 | 25 | 26 | 27 | 28 |
Tags
- DATAPATH
- html
- system
- for
- while
- control
- function
- computer
- XML
- Linux
- data structure
- python
- github
- Pipelining
- Java
- Algorithm
- MacOS
- MIPS
- web
- CSS
- mysql
- react
- Class
- javascript
- architecture
- DB
- DoM
- php
- instruction
- DS
Archives
- Today
- Total
YYYEJI
[MIPS] Interleaved Memory (Bus Bandwidth) 본문
728x90
Cache와 momery 사이에 데이터의 이동통로인 bus가 존재합니다.
1sec - 어떤 data를 찾을지 보내는 시간
17sec - data 찾는 시간
1sec - data를 fetch하는 시간
라고 가정을 하고, 각각의 bus/memory size에 따라 성능을 확인해 보겠습니다.
One word wide memory
Bus와 memory를 작게 만들면 굉장히 많은 시간이 걸리게 됩니다.
1 + 17*4 + 1*4
그럼 bus와 memory의 사이즈를 늘리면 어떻게 될까요?
Wide memory
1 + 17 + 1
시간이 굉장히 줄은 것을 확인할 수 있습니다.
하지만 memory의 size를 늘려버리면 비용이 너무나도 크게 증가하기 때문에 큰 size의 memory는 사용하지 않습니다.
그렇게 나온게 interleaved memory입니다.
Interleaved memory
Interleaved memory는 memory를 4개의 bank로 나눠서 사용하는 방식입니다.
1 + 17 + 1*4
시간은 Wide memory보다 많이 들지만 execute time과 비용을 한 번에 잡을 수 있게 됩니다.
◡̈
'Computer architectures' 카테고리의 다른 글
[MIPS] Virtual memory (0) | 2022.12.23 |
---|---|
[MIPS] Cache miss가 일어났을 때 replace되는 block (0) | 2022.12.17 |
[MIPS] Write through vs Write back (0) | 2022.12.17 |
[MIPS] Cache Read Miss (0) | 2022.12.17 |
[MIPS] Data Mapping(2-Set Associate) (0) | 2022.12.17 |