Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | ||||||
2 | 3 | 4 | 5 | 6 | 7 | 8 |
9 | 10 | 11 | 12 | 13 | 14 | 15 |
16 | 17 | 18 | 19 | 20 | 21 | 22 |
23 | 24 | 25 | 26 | 27 | 28 |
Tags
- Class
- DoM
- architecture
- javascript
- MIPS
- for
- MacOS
- system
- DS
- github
- DATAPATH
- data structure
- function
- html
- computer
- XML
- web
- react
- mysql
- php
- CSS
- Algorithm
- instruction
- python
- control
- while
- DB
- Pipelining
- Java
- Linux
Archives
- Today
- Total
YYYEJI
[MIPS] Cache Read Miss 본문
728x90
Hits과 Misses가 일어났을 때의 Cache를 먼저 살펴봅시다.
Read hits이 일어났을 때는
유효한 data가 cache에 존재한다는 뜻이기에 계속 진행하면 됩니다.
Read miss가 일어났을 때는
(For data cache)
1 - CPU를 stall 시킨다.
2 - Memory로부터 block를 가져온다.
3 - Cache로 data를 옮긴다.
4 - 재시작(Restart) 시킨다.
Instruction cache와 data cache에서 miss가 일어났을 때의 진행되는 상황은 조금 다릅니다.
Instruction을 fetch할 때 PC 값이 4가 같이 증가하기 때문에 instruction cache에서 miss가 일어나면 증가된 값을 빼줘야 됩니다.
(나머지는 data cache과 동일)
(For instruction cache)
1 - PC-4
2 - CPU를 stall 시킨다.
3 - Memory로부터 block를 가져온다.
4 - Cache로 data를 옮긴다.
5 - 재시작(Restart) 시킨다.
Write hits가 일어났을 때는
write-through와 write-back 중 하나가 일어나게 됩니다.
↓↓↓ write-through/write-back ↓↓↓
https://yyyeji.tistory.com/315
Write Misses가 일어났을 때는
Data cache에서 Miss가 일어났을 때와 과정이 동일합니다.
◡̈
'Computer architectures' 카테고리의 다른 글
[MIPS] Interleaved Memory (Bus Bandwidth) (0) | 2022.12.17 |
---|---|
[MIPS] Write through vs Write back (0) | 2022.12.17 |
[MIPS] Data Mapping(2-Set Associate) (0) | 2022.12.17 |
[MIPS] Data Mapping(Fully Associate) (0) | 2022.12.17 |
[MIPS] Data Mapping(Direct Mapped) (0) | 2022.12.17 |