YYYEJI

[MIPS] beq Control unit (Single-Clock) 본문

Computer architectures

[MIPS] beq Control unit (Single-Clock)

YEJI ⍢ 2022. 11. 7. 16:25
728x90

↓↓↓       BEQ Control unit       ↓↓↓

 

  RegDst(Register Destination) - X

beq instruction format은 register에 값이 저장되지 않기 때문에 

어떤 값이 들어오든 상관 없습니다.

 

  RegWrtie(Register Write) - 0

Register에 값이 저장할 필요가 없기 때문에

MUX의 값을 0으로 발생시켜야 됩니다.

 

  ALUSrc(ALU Source) - 0

ALU에서 필요한 두 번째 source가 register에서 읽어진 값이기 때문에 

MUX의 값을 0으로 발생시켜야 됩니다.

  ALUop(ALU operation) - sub

첫 번째 source와 두 번째 source을 빼야되기 때문에

ALUop를 sub 값으로 발생시킵니다.

 

  MemWrite(Memory write) - 0

beq의 경우는 memory에 값을 쓸 일이 없습니다.

그렇기 때문에 MUX의 값을 0으로 발생시켜야 됩니다.

 

  MemRead(Memory read) - 0

lw의 경우는 memory를 읽을 일이 없습니다.

그렇기 때문에 MUX의 값을 0으로 발생시켜야 됩니다.

 

  MemtoReg(Memory to Register) - X

beq의 경우는 memory에서 data를 읽지 않기 때문에

어떤 값이 들어와도 상관없습니다.

 

  PCSrc(PC Source) - Zero and branch

ALU에서 계산된 값이 zero일 경우에 false로 처리해서 branch를 하지 않습니다.

non-zero일 경우에는 true로 처리해서 branch를 해줍니다.

 

 

 

◡̈

'Computer architectures' 카테고리의 다른 글

[MIPS] Pipelining  (0) 2022.11.12
[MIPS] Multi Clock Cycle  (0) 2022.11.07
[MIPS] sw Control unit (Single-Clock)  (0) 2022.11.07
[MIPS] lw Control unit (Single-Clock)  (0) 2022.11.07
[MIPS] R-type Control unit (Single-Clock)  (0) 2022.11.07