Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | 3 | 4 | |||
5 | 6 | 7 | 8 | 9 | 10 | 11 |
12 | 13 | 14 | 15 | 16 | 17 | 18 |
19 | 20 | 21 | 22 | 23 | 24 | 25 |
26 | 27 | 28 | 29 | 30 | 31 |
Tags
- for
- python
- Class
- DATAPATH
- function
- html
- Algorithm
- DoM
- web
- MIPS
- react
- Pipelining
- DB
- Linux
- system
- computer
- MacOS
- architecture
- while
- php
- XML
- mysql
- github
- Java
- javascript
- CSS
- DS
- control
- data structure
- instruction
Archives
- Today
- Total
목록signal (1)
YYYEJI
[MIPS] Pipelining Control Signal
Pipelining 5 Step IF ID EX MEM WB Pipelining에서는 control signal을 ID step에서 모두 발생시킵니다. 각각의 Step에서 쓰이는 control signal들만 쓰이고, 안 쓰인 control signal은 forwarding 시킵니다. IF - Instruction fetch ID - Instruction decode EX - Exectue MEM - Memory access WB - Write back ◡̈
Computer architectures
2022. 11. 27. 23:36