Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | ||||||
2 | 3 | 4 | 5 | 6 | 7 | 8 |
9 | 10 | 11 | 12 | 13 | 14 | 15 |
16 | 17 | 18 | 19 | 20 | 21 | 22 |
23 | 24 | 25 | 26 | 27 | 28 |
Tags
- Linux
- XML
- python
- php
- MIPS
- DS
- while
- Pipelining
- MacOS
- DoM
- html
- github
- computer
- Class
- instruction
- system
- for
- Java
- Algorithm
- function
- control
- web
- react
- mysql
- CSS
- DATAPATH
- architecture
- DB
- data structure
- javascript
Archives
- Today
- Total
YYYEJI
[CS] CISC vs RISC 본문
728x90
CISC와 RISC에 대해서 알아보아요!
각각의 CISC와 RISC는
CISC - Complex instruction set computer
RISC - Reduce Instruction set computer
의 약자입니다.
CISC와 RISC의 목적은 컴퓨터의 성능을 좋게 하기 위함입니다.
여기서 차이점은 컴퓨터의 성능을 어떻게 좋게 하느냐 입니다.
CISC는 다양한 Instruction을 만들어 성능을 높이고,
RISC는 Instruction이 다양하진 않지만 high-level code에 대응하는 assembly code의 수를 줄이면서 컴퓨터의 성능을 높입니다.
RISC는 CISC의 단점을 줄여서 만들었다고 할 수 있습니다.
Instruction counter
High level language에서 machine language로 바뀔 때 생기는 Instruction의 개수
(작을수록 빠름)1) Instruction이 많을수록 더 많은 propagation delay를 초래하기 때문에 컴퓨터가 느려질 수 밖에 없다.
CPI - clock cycles per instructionCPU clock cycles = instruction count * CPI
◡̈
'Computer architectures' 카테고리의 다른 글
[CS] Memory Structure of ARM and MIPS (0) | 2022.09.24 |
---|---|
[CS] Instruction Set Completeness (0) | 2022.09.22 |
[CS] Exercise for Addressing Modes (0) | 2022.09.22 |
[CS] Addressing Modes (0) | 2022.09.21 |
[CS] Example for Operand (0) | 2022.09.19 |