[MIPS] 5 Step of Pipelining

Pipelining Step

① Instruction fetch step (IF)

② Instruction decode/register fetch step (ID)

③ Execution/effective address step (EX)

④ Memory access (MEM)

⑤ Register write-back step (WB)

Q) 어떻게 만들어졌나?

A) 같은 instruction 길이, 조금의 instruction format,memory access는 조금만.

 

 

5개의 step을 그림으로 살펴보겠습니다.

•  Single clock datapath를 기본으로 제작했습니다.

•  Single clock datapath와 다른 점은 중간중간 register가 존재한다는 점입니다.

 

 

◡̈