Notice
Recent Posts
Recent Comments
Link
일 | 월 | 화 | 수 | 목 | 금 | 토 |
---|---|---|---|---|---|---|
1 | 2 | |||||
3 | 4 | 5 | 6 | 7 | 8 | 9 |
10 | 11 | 12 | 13 | 14 | 15 | 16 |
17 | 18 | 19 | 20 | 21 | 22 | 23 |
24 | 25 | 26 | 27 | 28 | 29 | 30 |
Tags
- Class
- mysql
- DS
- MacOS
- data structure
- while
- MIPS
- CSS
- Algorithm
- DATAPATH
- DoM
- system
- computer
- react
- python
- function
- DB
- html
- Java
- XML
- Pipelining
- php
- javascript
- for
- instruction
- web
- github
- control
- Linux
- architecture
Archives
- Today
- Total
YYYEJI
[MIPS] D-latch란? 본문
728x90
D-latch란?
2개의 입력만을 가지는 latch입니다.
• Clock signal(c)이 1이 될 때 결과가 저장됩니다.
• Q'는 Q의 complement된 값입니다.
(Q = 1이면 Q' = 0, Q = 0이면 Q' = 1)
예제를 살펴봅시다.
D: D-latch C: Clock Q: output
• C가 0이면 D의 값이 아무리 바껴도 Q가 값이 바뀌지 않습니다.
• C이 1이 되면 Q의 값이 D의 값을 따라갑니다.
D-latch는 여러 문제점이 있는데, 그 중 가능 큰 문제점은 제어가 힘들다는 것입니다.
그래서 D-latch를 두 개 연결한 F.F.(flip flops)이 등장합니다.
• 첫 번째 D-latch를 지나간 값을 clock이 1일 때, Q(Y)에 저장합니다.
(Rising edge일 때 반응)
• 두 번째 D-latch를 지나간 값을 clock이 0일 때, Q와 Q' 저장합니다.
(Falling edge일 때 반응)
◡̈
'Computer architectures' 카테고리의 다른 글
[MIPS] Single clock cycle 이란? (0) | 2022.10.31 |
---|---|
[MIPS] CPU의 Edge Triggered (0) | 2022.10.30 |
[MIPS] Combinational circuit과 Sequential circuit의 차이점 (0) | 2022.10.29 |
[MIPS] Floating point number in MIPS (0) | 2022.10.20 |
[MIPS] Division in MIPS (0) | 2022.10.20 |